안녕하세요, 회로설계 멘토 삼코치 입니다:)
질문자분이 3학년 때 회로설계에 흥미가 생긴 건 늦은 편이 아닙니다. 오히려 이 시점이면 수업에서 배운 개념을 바로 프로젝트로 연결해서 “내가 이쪽 체질인지”를 빠르게 확인할 수 있는 타이밍이라서, 방향만 잘 잡으면 충분히 따라잡을 수 있습니다.
대학원 진학이 거의 필수냐는 질문부터 말씀드리면, 아날로그 회로설계 쪽은 석사 비중이 높은 건 사실입니다. 이유는 아날로그는 회로를 그리는 것 자체보다, 공정 변동과 노이즈, 매칭, 안정도, 레이아웃 기생까지 포함해서 스펙을 ‘끝까지 닫는’ 경험이 요구되는데, 학부 과정만으로 그 사이클을 여러 번 돌려본 사람이 상대적으로 적기 때문입니다. 다만 이게 “학사는 절대 불가능”이라는 뜻은 아닙니다. 회사마다 직무 정의가 달라서, 디지털 RTL 설계, 검증(DV), 물리설계(PD), 레이아웃, 테스트/DFT, FPGA/펌웨어처럼 학사 채용이 꾸준히 있는 트랙이 존재하고, 여기서 경력을 쌓아서 회로설계 커리어를 넓히는 경로도 흔합니다. 야구로 비유하면 바로 1군 선발로 들어가는 길만 있는 게 아니라, 불펜이나 수비로 먼저 들어가서 실전 경험으로 포지션을 넓히는 길도 있는 느낌입니다.
두 번째로 “아날로그보다 디지털, 레이아웃이 학사 취업에 수월하냐”는 얘기는 절반은 맞고 절반은 오해가 섞여 있습니다. 디지털(특히 RTL/DV/DFT/PD)은 일의 분업이 비교적 명확하고, 툴 플로우가 표준화되어 있어서 학사도 온보딩이 빠르다는 이유로 채용 풀이 넓은 편입니다. 반면 아날로그는 블록 하나를 맡더라도 스펙 정의부터 코너/몬테카를로/레이아웃/PEX 재검증까지 개인 숙련도가 성과에 크게 영향을 줘서 석사 비율이 올라가는 경향이 있습니다. 레이아웃도 학사 채용이 상대적으로 있는 편인데, 여기서 중요한 건 “그림 예쁘게 그리는 사람”이 아니라 “매칭/기생/EM/IR/가드링/격리 같은 물리적 이유를 알고, 회로 성능으로 연결해서 설명할 수 있는 사람”을 원한다는 점입니다. 즉 디지털이나 레이아웃이 더 수월할 수는 있지만, 결국은 결과물을 어떻게 만들고 설명하느냐가 당락을 더 크게 좌우합니다.
학점 마지노선은 회사/팀/채용 시기에 따라 폭이 커서 숫자 하나로 딱 자르긴 어렵습니다. 다만 현장에서 체감되는 현실적인 선을 이야기하면, 대기업 신입 기준으로는 3.0/4.5 근처부터는 서류에서 불리함이 눈에 띄는 경우가 생기고, 3.3~3.5/4.5 정도면 “학점이 엄청 강점은 아니지만 직무 재료가 있으면 충분히 경쟁”이 되는 구간으로 보는 경우가 많습니다. 3.7 이상이면 학점이 방패 역할을 꽤 해주는 편이고요. 물론 이건 평균적인 감각이라, 전공 과목 성적이 좋고 프로젝트/인턴이 강하면 전체 학점이 조금 낮아도 뒤집히는 사례가 많습니다. 반대로 전체 학점이 높아도 직무 재료가 없으면 면접에서 빨리 막히는 경우도 흔합니다. 학점은 입장권 느낌이고, 실제 경기는 포트폴리오와 면접에서 치러진다고 보시면 됩니다.
그래서 “학점이 부족한 걸 활동으로 메꿀 건데, 학부연구생이나 인턴을 추천하냐”에 대해서는, 조건부로 추천드립니다. 도움이 되려면 두 활동 모두 “내가 한 일이 한 문장으로 정의되고, 그 결과가 눈에 보이는 산출물로 남는가”가 기준입니다. 학부연구생을 한다면 논문 이름 올리는 것보다도, 예를 들어 PLL의 phase noise 시뮬레이션을 했고 어떤 파라미터가 민감한지 정리했다, SAR ADC에서 comparator offset 때문에 DNL이 흔들리는 걸 확인했고 calibration 아이디어를 검토했다, 이런 식으로 회로설계 면접 질문으로 바로 이어지는 경험이 남아야 합니다. 인턴도 마찬가지로 “엑셀 정리만 했다”로 남으면 임팩트가 약하고, 테스트플랜을 일부 작성했다, UVM testbench에 커버리지 포인트를 설계했다, 레이아웃에서 매칭 구조를 적용하고 PEX로 성능 변화를 확인했다처럼 기술적으로 설명 가능한 결과가 남아야 합니다.
만약 이런 조건을 맞추기 어렵다면, 질문자분이 말씀하신 것처럼 혼자 강의를 찾아 듣고 프로젝트를 하는 게 오히려 더 도움이 될 때가 많습니다. 중요한 건 프로젝트를 “완성”하는 방식입니다. 회로설계 분야에서 혼자 프로젝트를 할 때 가장 흔한 실패가 회로를 그려보고 끝나는 건데, 취업에 도움이 되려면 스펙을 걸고 검증까지 닫아야 합니다. 예를 들어 디지털을 목표로 한다면 Verilog로 UART나 SPI 같은 IP를 만들고, 테스트벤치를 작성해서 랜덤 시나리오를 넣고, assertion을 몇 개라도 걸고, functional coverage로 요구사항이 다 커버됐는지 보여주고, 합성해서 타이밍 리포트에서 목표 주파수에서 slack이 확보되는지까지 확인하면 “학부인데도 실무 플로우를 안다”로 보입니다. 레이아웃을 목표로 한다면 단순 배치가 아니라 differential pair 매칭, common-centroid, guard ring, 실드, well isolation을 적용한 후 PEX에서 gain/UGB/noise가 어떻게 변했는지까지 연결하면 강해집니다. 아날로그를 목표로 한다면 op-amp 하나를 잡고 VDD, CL, gain, UGB, phase margin 같은 스펙을 정해놓고 코너/몬테카를로/PEX까지 닫는 경험이 면접에서 가장 큰 힘이 됩니다.
질문자분이 지금 3학년이면, 전략을 한 가지로만 박기보다 “학사 채용 풀이 넓은 트랙으로 들어갈 안전한 길”과 “회로설계 본진으로 가는 길”을 같이 깔아두는 게 좋습니다. 예를 들면 디지털 RTL/DV 쪽 결과물 1개를 확실히 만들고, 동시에 아날로그나 레이아웃 쪽은 소형 프로젝트로 감을 잡아두는 식입니다. 그러면 학사 취업을 하더라도 커리어가 회로설계에서 멀어지지 않습니다.
정리하면, 학사 취업이 어렵냐는 질문에 대해 “아날로그 순수 설계는 석사 비중이 높지만, 회로설계 커리어로 이어지는 학사 진입 경로는 충분히 있고, 그 경로에서는 결과물이 합격을 좌우한다”로 답을 드리고 싶습니다. 학점이 걱정이면, 전공 과목 성적을 최대한 끌어올리면서 동시에 면접에서 바로 써먹을 수 있는 포트폴리오를 1~2개 만들어 두는 게 가장 효율적입니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
